程序频繁读写一个固定地址的变量会损耗内存(RAM)寿命吗，为什么？
先说ram：ram的结构与rom相似，主要由存储阵列、地址译码器和读/写控制电路（i/o电路）三部分组成。
一、存储阵列ram的存储阵列由许多基本存储单元构成，每个基本存储单元存放一位二进制数码（1或0）。
基本存储单元若采用双稳态触发器结构，则形成静态ram（sram）；若采用动态的mos基本存储单元或充放电原理构造基本存储单元，则形成动态ram（dram）。
ram存储的数据不是象rom那样预先固定的，而是取决于外部输入情况。
二、址译码器采用最小项译码器（n取1译码器），对于任一种地址代码an-1…a1a0组合情况均对应着一条字线（字长可另行定义）。
当某条字线被选中时，通过读/写控制电路可对相应的字单元实现读/写操作。
三、与读/写控制电路单片ram芯片存储容量总归有限，在数字系统中的ram往往由多片组成，而系统每次访问存储器时，只能对其中的一片（或几片）。
为此在每片ram上均设有片选端。
当CS=0时则本片选中，而当CS=1时本片的i/o端呈高阻态不工作，故未选中。
在本片选中前提下，当读/写控制端R/W=1时，可执行“读”操作，ram将存储阵列中的被选中的字单元内容送到i/o端上；当读/写控制端R/W=0时，执行“写”操作，ram将i/o端上输入数据送到存储阵列中的被选中的字单元存起来。
由于同一时间不能对ram芯片又读又写操作，故输入线和输出线可合用一条双向数据线（i/o）。
再说rom：ROM的电路结构包含三个主要部分：存储矩阵：它是由许多存储单元排列而成，而且每个存储单元都被编为一个地址（地址变量）。
地址译码器：它是将输入的地址变量译成相应的地址控制信号，该控制信号可将某存储单元从存储矩阵中选出来，并将存储在该单元的信息送至输出缓冲器。
输出缓冲器：它是作为输出驱动器和实现输出的三态控制。
存储矩阵由许多存储单元排列而成。
存储单元可以用二极管、三极管或MOS管构成。
每个单元能存放1位二值代码（0或1）.每一个或一组存储单元有一个对应的地址代码。
地址译码器的作用是将输入的地址代码译成相应的控制信号，利用这个控制信号选定存储矩阵中的某个存储单元，并把其中的数据送到输出缓冲器。
而输出缓冲器采用三态控制，意识能提高存储器的带负载能力，二是便于与系统的总线连接。
ROM的电路结构框图如图所示。
其中，A 0 ∼ A n − 1 A_0\sim A_{n-1}A0∼An−1为n条地址输入线，能产生 2 n 2^n2n 种译码输出，范围为W 0 ∼ W 2 n − 1 W_0\sim W_{2^n-1}W0∼W2n−1 ，每个字的输出为m位，输出是D 0 ∼ D m − 1 D_0\sim D_{m-1}D0∼Dm−1共m位数据。
通常称A 0 ∼ A n − 1 A_0\sim A_{n-1}A0∼An−1为地址线，每种译码输出叫作一个“字”，称W 0 ∼ W 2 n − 1 W_0\sim W_{2^n-1}W0∼W2n−1为字线，每个字的输出为m位，把D 0 ∼ D m − 1 D_0\sim D_{m-1}D0∼Dm−1称为位线（或称为数据线）。
只读存储器的工作原理在读取数据时，只要输入指定的地址码并令E N ‾ = 0 \overline{EN} = 0EN=0，则地址指定的存储单元所存储的数据便会出现。
例如，当A 1 A 0 = 01 A_1A_0 = 01A1A0=01时，W 1 = 1 W_1 = 1W1=1，而其他字线均为低电平。
由于有D 3 ′ D'_3D3′、D 1 ′ D'_1D1′、D 0 ′ D'_0D0′这3根线与W 1 W_1W1间接有二极管，所以这3个二极管导通后使D 3 ′ D'_3D3′、D 1 ′ D'_1D1′、D 0 ′ D'_0D0′均为高电平，而D 2 ′ D'_2D2′为低电平。
如果这时E N ‾ = 0 \overline{EN} = 0EN=0，即可在数据输出端得到D 3 D 2 D 1 D 0 = 1011 D_3D_2D_1D_0 = 1011D3D2D1D0=1011。
根据二极管存储矩阵的排列形式，可以列出地址A 1 A 0 A_1A_0A1A0与输出数据D 3 D 2 D 1 D 0 D_3D_2D_1D_0D3D2D1D0的对应关系，如下图。
以上分析可以看出，字线和位线的每个交叉点都是一个存储单元。
交点处接有二极管时相当于存1，没有接二极管时相当于存0。
交叉点的数目也就是存储单元数。
习惯上用存储单元的数目表示存储器的容量，并写成“字数× \times×位数 ”的形式。
因此，图8-2中ROM的存储容量应表示成“4 × 4 4\times44×4位”。
本文搬运自“CSDN”和“机电之家网”侵删！
